반도체 심층 — 공정 미세화의 한계와 3대 핵심 기술 (EUV·GAA·어드밴스드 패키징)

 

"엔비디아가 잘 나가는데, 그게 다 ASML 덕분이라고요?" 한 번쯤 들어본 얘기일 거예요. 반도체 산업은 겉으로는 TSMC·삼성전자·NVIDIA 같은 이름만 보이지만, 실제로 칩이 만들어지는 과정을 따라가다 보면 EUV·GAA·어드밴스드 패키징 같은 단어와, 그 뒤에 숨어 있는 장비·소부장 회사들이 진짜 해자(垓子)를 쥐고 있다는 게 보여요. 이 글은 그 그림을 한 번에 잡으려는 글이에요. 먼저 8대 공정을 빠르게 훑고, 그다음 자본이 가장 많이 들어가 있는 세 곳 — 노광(EUV)·식각/증착·어드밴스드 패키징을 깊게 풀어볼게요.

이 글은 반도체 산업의 구조적 성장 논리와 장비 기업의 해자를 같이 보고 싶은 분들을 위해 썼어요. 어려운 물리 용어는 비유로 풀고, 회사명은 티커까지 같이 표기했어요. 결론부터 말하면 — 반도체 산업의 진짜 병목은 "더 작게 그리기"와 "더 잘 쌓기"이고, 거기서 ASML, AMAT, LRCX, TSMC, SK하이닉스가 각자의 길로 해자를 만들었습니다.

1. 먼저 가볍게 — 반도체 8대 공정 한 장 요약

반도체 한 칩이 완성되려면 보통 500~1,000번의 공정 단계를 거쳐요. 그걸 큰 묶음으로 나눈 게 흔히 말하는 "8대 공정"이에요. 이름만 들어도 머리 아프지만 한 줄씩만 정리하면 의외로 단순해요.

단계	공정	하는 일	비유
①	웨이퍼 제조	모래(실리콘)로 둥근 원판 만들기	밑반죽 만들기
②	산화	표면에 산화막(절연막) 입히기	밑반죽에 막 한 겹
③	노광(포토)	빛으로 회로 패턴을 새기기	반죽 위에 그림 그리기 ★
④	식각	그려진 패턴 따라 깎아내기	조각칼로 파내기 ★
⑤	증착·이온주입	새로운 막을 입히거나 불순물 주입	색칠하기 ★
⑥	금속배선	전기가 흐르는 길(구리·알루미늄) 연결	전선 깔기
⑦	EDS 테스트	웨이퍼 상태에서 칩 작동 검사	검수
⑧	패키징·최종 테스트	칩 하나씩 잘라 포장·외부 연결 + 출하 검사	포장 + 출하 검수 ★

표 오른쪽에 ★ 표시한 네 가지(노광·식각·증착·패키징)가 바로 자본·기술이 가장 많이 몰리는 공정이에요. 한 라인을 까는 데 수십조 원이 들어가는데, 그 비용의 절반 이상이 이 네 가지 장비에 들어가요. 그래서 이 공정의 장비를 쥔 회사가 사실상 반도체 산업의 "병목 게이트키퍼"가 되는 거예요. 이제 그 세 곳(노광·식각·증착·패키징, 식각·증착은 묶어서)을 차례대로 깊게 봅니다.

2. 전공정 미세화의 물리적 한계와 EUV의 독점력

회로 선폭(line width)이 점점 작아진다는 얘기 많이 들어보셨죠. 28nm → 14nm → 7nm → 5nm → 3nm → 2nm. 작아질수록 같은 면적에 더 많은 트랜지스터를 넣을 수 있고, 그게 곧 성능·전력 효율이에요.

그런데 여기서 빛의 회절이라는 물리적 한계가 등장해요. 노광 공정은 빛(자외선)으로 회로 패턴을 그리는 작업인데, 그리려는 선 폭이 빛의 파장보다 작아지면 빛이 휘어버려서 패턴이 흐려져요. 마치 굵은 매직펜으로 머리카락보다 가는 선을 그리려는 것과 같아요. 흐릿한 선은 회로가 되지 못하죠.

기존 DUV(심자외선) 장비는 파장 193nm 빛을 써요. 7nm·5nm 칩을 그릴 때까지는 멀티 패터닝(같은 자리를 여러 번 노광하기)이라는 꼼수로 버텼는데, 단계가 늘어날수록 시간·비용·불량률이 폭증해요. 그래서 등장한 게 EUV(극자외선, 13.5nm 파장)예요. 파장이 14배 가까이 짧아지니까, 한 번 노광으로 더 작은 패턴이 깔끔하게 찍혀요.

EUV가 얼마나 어려운가

• 광원: 주석(Sn) 방울에 강력한 레이저를 초당 5만 번 쏴서 플라즈마 만들어 EUV 광 생성
• 반사경: ZEISS의 초정밀 미러(평탄도 원자 단위). 대체 가능한 회사가 사실상 없음
• 광원·미러·정렬 시스템 모두 글로벌 1곳씩만 만들 수 있음 → 모듈러 진입장벽
• 장비 1대 가격: 약 2,000억~2,500억 원, 신형 High-NA EUV는 4,500억 원 안팎

EUV는 전 세계에서 네덜란드 ASML 한 곳만 만들어요. 광원은 미국 사이머(ASML 자회사), 미러는 독일 ZEISS — 사실상 ASML이 글로벌 공급망 전체를 묶어놓고 있어요. 일본 캐논과 니콘도 노광 시장에 있지만 EUV는 못 만들어요. 그래서 "최선단 칩을 만들려면 ASML 장비를 못 구하면 그냥 끝"이라는 말이 나와요.

왜 ASML 실적이 반도체 선행지표인가
ASML EUV 1대는 주문~납품에 1~2년 걸려요. 그래서 ASML 수주잔고는 1~2년 뒤 TSMC·삼성·인텔이 얼마나 첨단 라인을 깔지를 미리 보여주는 지표가 돼요. 분기 실적 발표에서 "수주잔고(Backlog)"가 시장이 가장 먼저 보는 숫자인 이유예요.

3. 평면에서 입체로 — 식각·증착의 진화 (GAA 트랜지스터 포함)

노광으로 아무리 잘 그려도, 결국 2D 평면에 그리는 거잖아요. 회로를 더 작게 그릴 수 없다면 어떻게 해야 할까요? 정답은 위로 쌓기예요. 평면을 못 줄이면 3D로 가는 거죠.

3D NAND — 셀을 수직으로 쌓는다

메모리 분야는 2010년대 중반부터 NAND 플래시를 수직으로 쌓기 시작했어요. 옛날엔 평면에 셀을 깔았는데, 지금은 200층 넘게 적층해요(삼성 230단, SK하이닉스 238단, 마이크론 232단 — 2024년 기준). 아파트로 치면 200층짜리 빌딩이에요. 그런데 200층 빌딩에 엘리베이터를 뚫으려면, 아주 깊고 좁은 수직 구멍을 정확히 뚫어야 해요. 이게 바로 식각(Etching) 난이도가 폭증한 이유예요.

GAA 트랜지스터 — 트랜지스터 자체를 입체로

로직(시스템 반도체) 쪽은 트랜지스터 구조 자체가 바뀌고 있어요. 기존 FinFET("지느러미" 모양)는 3nm까지는 버텼는데, 더 작아지면 누설전류가 새서 못 써요. 그래서 등장한 게 GAA(Gate-All-Around)예요. 트랜지스터의 게이트가 채널을 사방에서 빙 둘러싸는 구조라, 전류 제어가 훨씬 정밀해져요. 삼성전자가 2022년 3nm GAA 양산을 세계 최초로 시작했고, TSMC는 2nm(N2)부터 GAA로 전환, 인텔은 18A에서 RibbonFET(=GAA)을 도입해요. 한마디로 2nm 시대는 모두 GAA예요.

ALD — 원자 한 층씩 입히는 박막 기술

3D 구조를 만들려면 극도로 얇고 균일한 막을 좁고 깊은 구멍 안쪽 벽에까지 정확히 입혀야 해요. 그래서 원자층증착(ALD, Atomic Layer Deposition)이 핵심이 됐어요. 말 그대로 원자 한 층씩, 1나노미터 단위로 두께를 제어하는 기술이에요. 이게 잘 안 되면 200층짜리 NAND의 벽 두께가 들쭉날쭉해서 제품이 안 나와요.

이 분야의 지배자

• Applied Materials (AMAT) — 미국. 증착(CVD·PVD·Epi)·CMP·이온주입·검사까지 종합. 글로벌 반도체 장비 매출 1위(연 매출 약 270억 달러대)
• Lam Research (LRCX) — 미국. 식각·박막증착(특히 메모리) 강자. 3D NAND·DRAM 라인에 사실상 필수
• Tokyo Electron (TEL) — 일본. 코터·디벨로퍼(노광 전후 도포·현상) 사실상 독점, 식각·열처리도 강함
• ASM International — 네덜란드. ALD 분야 글로벌 1위 (이름이 비슷한 ASML과 다른 회사)

ASML이 "그리기"의 게이트키퍼라면, AMAT·LRCX·TEL은 "깎고 쌓기"의 게이트키퍼예요. 셋 모두 글로벌 점유율이 두 자리수씩이고, 한 분야에선 사실상 과점이에요. 그래서 반도체 사이클 얘기할 때 ASML·AMAT·LRCX 세 회사 실적이 거의 같이 움직여요.

4. 넥스트 게임 체인저 — 어드밴스드 패키징 (후공정의 반란)

패키징은 오랫동안 "그냥 포장"이었어요. 칩 하나 잘라서 플라스틱으로 감싸고 다리(리드프레임) 붙이는 단순 작업. 부가가치가 낮아서 동남아·중국 공장에 보내던 영역이었죠. 그런데 2020년대 들어 이 후공정이 완전히 주류로 올라왔어요.

왜냐하면 전공정 미세화가 한계에 다다랐기 때문이에요. EUV로 더 작게 그리는 것도, GAA로 더 잘 쌓는 것도 점점 비용·시간이 폭증해요. 그러면 "여러 칩을 하나처럼 묶어서 같이 동작시키자"는 발상이 나와요. 이게 바로 어드밴스드 패키징이에요.

TSMC CoWoS — NVIDIA가 줄 서서 기다리는 그 기술

CoWoS(Chip on Wafer on Substrate)는 TSMC의 대표 어드밴스드 패키징 기술이에요. 큰 GPU 다이 옆에 HBM(고대역폭 메모리) 여러 개를 같은 인터포저 위에 올려서 한 패키지로 묶는 방식이에요. NVIDIA H100, H200, B200, AMD MI300 — 요즘 AI 시장에서 가장 비싼 칩들이 전부 CoWoS로 만들어져요.

고속도로 차선 확장 비유
GPU와 메모리를 따로 만들어 PCB로 연결하면 좁은 2차선 도로로 데이터를 주고받는 셈이에요. CoWoS는 GPU와 HBM을 한 인터포저 위에 올려서 1024차선짜리 초광폭 고속도로로 직접 연결해요. 데이터 이동거리가 짧아지고, 한 번에 옮길 수 있는 양이 폭증하죠. AI 모델처럼 메모리 대역폭이 곧 성능인 시대엔 이게 곧 칩 성능 자체예요.

2024~2025년 NVIDIA AI GPU 공급 부족의 진짜 병목이 GPU 다이가 아니라 TSMC CoWoS 패키징 캐파였다는 건 업계에선 유명한 얘기예요. TSMC는 CoWoS 캐파를 2024년 대비 2025년에 2배 이상 늘리겠다고 발표했지만 그래도 부족하다고 해요.

HBM — 패키징의 또 다른 핵심

HBM(High Bandwidth Memory)은 D램을 수직으로 쌓아(8단·12단·16단) 만든 메모리예요. SK하이닉스가 HBM3·HBM3E에서 사실상 시장을 이끌고 있고, 삼성전자가 추격, 마이크론이 합류한 구도예요. NVIDIA H100 한 장에 HBM이 6~8개씩 들어가는데, 이걸 CoWoS로 묶어야 비로소 "AI 칩"이 완성돼요. 즉, AI 산업의 진짜 병목은 EUV → CoWoS → HBM 라인 어딘가에서 매번 생겨요.

어드밴스드 패키징 주요 플레이어

• TSMC — CoWoS·InFO·SoIC 등 첨단 패키징 통합 강자
• 삼성전자 — I-Cube(2.5D), X-Cube(3D) 보유
• Intel — EMIB·Foveros (자사 칩 외 외부 파운드리 패키징도 추진)
• ASE Technology (ASX), Amkor (AMKR) — 외주 패키징·테스트(OSAT) 1·2위
• SK하이닉스 — HBM3E 1위 (NVIDIA 메인 공급사)

5. 3대 핵심 공정 밸류체인 한눈에 보기

공정	기술적 한계	해결 기술	글로벌 점유율 1위 장비사 (티커)
노광 (Lithography)	빛의 회절 → 더 작은 선폭 못 그림	EUV(13.5nm)·High-NA EUV	ASML (ASML) — EUV 사실상 100%
식각 (Etching)	200층 이상 수직 구멍 정밀 가공	고종횡비(HAR) 식각, 원자층 식각	Lam Research (LRCX), TEL, AMAT
증착 (Deposition)	3D 구조 내부 벽까지 균일한 박막	ALD·고선택비 CVD	Applied Materials (AMAT), LRCX, ASM International
트랜지스터 구조	FinFET의 누설전류 한계	GAA (게이트가 채널을 사방에서 감쌈)	제조: 삼성·TSMC·Intel / 장비: AMAT·LRCX
어드밴스드 패키징	단일 칩 면적·대역폭 한계	CoWoS·HBM·3D 스택	TSMC (CoWoS), SK하이닉스(HBM), ASE·Amkor (OSAT)

※ 점유율·티커는 2024~2025년 통상 기준 추정치. 분기별 자료는 각 회사 공식 IR·SEMI 통계로 교차 확인 권장.

6. 정리하면 — 반도체 산업의 진짜 해자는 어디 있나

한 줄로 정리하면 이래요. "반도체는 점점 그리기·깎기·쌓기가 모두 어려워지고 있고, 어려워질수록 그 어려움을 해결할 수 있는 회사만 살아남는다." 그리고 그 회사들은 대부분 30년 넘게 한 우물만 판 곳이에요.

이런 식으로 기억해두면 편해요
- "그리기"의 게이트키퍼 → ASML (EUV 독점)
- "깎고 쌓기"의 게이트키퍼 → AMAT · LRCX · TEL · ASM International
- "묶기(패키징)"의 게이트키퍼 → TSMC (CoWoS) · SK하이닉스 (HBM)
- 최종 출하 패키징·테스트 → ASE · Amkor (OSAT 1·2위)

개인적으로 반도체 섹터를 볼 때 NVIDIA·TSMC만 보면 너무 단편적이에요. 그 뒤에 ASML이 있고, ASML 뒤에 ZEISS가 있고, AMAT·LRCX가 식각·증착을 잡고, HBM 한 종으로 SK하이닉스가 시총이 출렁이는 구조거든요. 시장 사이클은 결국 이 회사들의 수주잔고와 캐파 증설 발표에서 가장 먼저 신호가 잡혀요.

참고할 리스크
1. 지정학 리스크 — 미국이 EUV·첨단 장비의 중국 수출을 규제 중. 반대로 중국은 SMIC·화웨이 중심으로 자체 EUV 개발 시도. 규제 강도에 따라 장비사 매출이 출렁임.
2. 사이클 산업 — 메모리는 여전히 2~3년 주기. 어드밴스드 패키징 호황이 영원하진 않음.
3. 고객 집중도 — ASML 매출의 30%+가 TSMC. CoWoS 매출의 절반이 NVIDIA. 단일 고객 의존도가 큰 만큼 추세 변화에 민감함.

7. 추가로 보면 좋은 정보 사이트

사이트	용도
ASML IR	분기 수주잔고·EUV 출하 수치 (반도체 선행지표)
SEMI	글로벌 반도체 장비·재료 통계 (분기 World Fab Forecast)
TSMC Press	CoWoS 캐파·N2/A16 공정 로드맵 공식 발표
Applied Materials IR	증착·식각 장비 분기 매출 / 응용분야별 흐름
Lam Research IR	메모리·NAND 식각/증착 사이클 가늠

8. 함께 보면 좋은 글

💡 반도체 산업 전반을 이끄는 매크로 지표가 궁금하다면
필라델피아 반도체 지수(SOX)는 NVIDIA·TSMC·ASML·AMAT·LRCX 같은 글로벌 반도체 핵심 30종으로 구성된 대표 지수예요. 이 지수의 흐름이 곧 반도체 사이클의 체온계입니다.
▶ SOX 지수 정리 포스팅 보러가기

관련해서 같이 보면 좋은 글

• 전기차 밸류체인·완성차 점유율 글 — 자동차용 반도체 수요의 큰 그림
• 로봇/기계 산업과 대표 ETF 글 — NVIDIA GPU가 결국 모든 자동화의 두뇌

공정 이름을 외우려고 하기보단 "그리기·깎기·쌓기·묶기 네 가지에 어떤 회사가 게이트키퍼인가" 정도만 머릿속에 두고, 분기마다 ASML 수주잔고와 TSMC CoWoS 증설 발표를 한 번 들여다보세요. 그것만 해도 반도체 사이클의 큰 그림이 꽤 보입니다. 한 번 해볼 만합니다.